差分
このページの2つのバージョン間の差分を表示します。
testbench:software_kek [2014/10/02 15:04] kyotoatlas created |
testbench:software_kek [2019/02/15 09:07] |
||
---|---|---|---|
行 1: | 行 1: | ||
- | ====== software ====== | ||
- | KEKのテストベンチで使用しているマシンは3台(2013.7.24現在) | ||
- | elec20 : windowsXP(ISE9.2iでHDLの編集をする際に使用) | ||
- | elec21 : linux(SL, SSWの操作をする) | ||
- | elec22 : linux(PPG, | ||
- | ===== command ===== | ||
- | 基本のコマンドは最上位の" | ||
- | elec21:/ | ||
- | elec22:/ | ||
- | |||
- | ===== PPG ===== | ||
- | **Directory : ** elec22:/ | ||
- | |||
- | $ ppg2 [address] [dl,ro] [out_filename] | ||
- | dl ... [out_filename]で指定したfileをPPGに書き込む | ||
- | ro ... [out_filename]で指定したfileを読み出す | ||
- | |||
- | |||
- | $ ppg2 [address] [option] | ||
- | | ||
- | reset ... PPG reset | ||
- | trigger ... | ||
- | single | ||
- | repeat | ||
- | int ... 内部clock | ||
- | ext ... 外部clock | ||
- | depth ... PPGに書き込むdataの深さ | ||
- | read_csr | ||
- | |||
- | Pulse Patternを設定 → Interrupt Registerからトリガー信号を出す | ||
- | $ ./setppg.sh | ||
- | テストするパターンに応じて,適宜,編集して使うこと. | ||
- | |||
- | ===== Sector-Logic ===== | ||
- | **Directory : ** elec21:/ | ||
- | |||
- | $ sl <sl address> < | ||
- | $ sl <sl address> c < | ||
- | $ sl <sl address> e < | ||
- | $ sl <sl address> ea : erase_all | ||
- | $ sl <sl address> r < | ||
- | $ sl <sl address> w < | ||
- | $ sl <sl address> p2f < | ||
- | $ sl <sl address> p2fa : download_all | ||
- | $ sl address | ||
- | |||
- | chip : 0( fpga0 ) , 1( fpga1 ) , 2( fpga2 ), cpld | ||
- | value : CPLD test registor is 8 bit | ||
- | value : FPGA delay register is 32bit [16' | ||
- | value : GlinkMonitor test register is 32bit | ||
- | |||
- | PROMは現在使用していない.configurationする時は< | ||
- | |||
- | ** Configuration ** | ||
- | $ ./conf.sh | ||
- | 3つのchip ( FPGA0, FPGA1, G-link Monitor ) をeraseし,まとめてconfigurationする. | ||
- | |||
- | ** SLへの入力信号を確認する ** | ||
- | $ ./ | ||
- | ここで読み出される信号は,SLへのOptical入力に対して,HDLで指定されたdelayをかけただけのもの. | ||
- | SLへの入力が正しいパターンが送られているかどうか,確認するのに便利. | ||
- | |||
- | ===== TTC ===== | ||
- | **Directory : ** elec22:/ | ||
- | |||
- | $ ./ | ||
- | TTCに書き込む値を変更するには,ttc_write.cc を編集してmakeして$ ./ | ||
- | |||
- | TTCの設定に関して | ||
- | * L1A信号のsourceをランダムモード、外部からのNIM入力、ECL入力から選択できる. | ||
- | * ランダムモードの場合は平均出力周波数を選択できる。 | ||
- | * これらはレジスタによって設定できる。詳しくはTTCviのDocumentを参照。 | ||
- | |||
- | |||
- | ===== SSW ===== | ||
- | **Directory : ** elec21:/ | ||
- | |||
- | $ ./ | ||
- | デフォルトではマスクがかかっている(データが入力できない)のでマスクを外す | ||
- | | ||
- | $ ./ | ||
- | SLB ASICのFIFOの深さ設定 (※編集中) | ||
- | |||
- | ===== PT5 ===== | ||
- | ** directory: ** elec22:/ | ||
- | |||
- | $ ./pt5 <pt5 address> < | ||
- | $ ./pt5 <pt5 address> c < | ||
- | $ ./pt5 <pt5 address> e < | ||
- | $ ./pt5 <pt5 address> r < | ||
- | $ ./pt5 <pt5 address> w < | ||
- | $ ./pt5 address : PT5's 32bit address ' | ||
- | |||
- | chip : 0( fpga0 ), 1( fpga1 ), cpld | ||
- | address | ||
- | value : 32bit | ||
- | |||
- | ** configuration ** | ||
- | ./pt5 0xf91 c 0 glfifo2.bit | ||
- | glfifo2.bitはテストベンチ用のbit file | ||
- | |||
- | ** 読み出し → 翻訳 ** | ||
- | ./ | ||
- | |