差分
このページの2つのバージョン間の差分を表示します。
|
testbench:introduction_to_verilog_hdl:vme_encoder [2015/03/13 05:09] kyotoatlas [VME プロトコル] |
testbench:introduction_to_verilog_hdl:vme_encoder [2019/02/15 09:07] |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ====== VME プロトコル ====== | ||
| - | プリスケーラーロジックを実装して遊んでいると、いちいちコンパイルし直さずにパラメータを変更したいと思うようになると思います。 | ||
| - | その要求を VME を用いて実現します。 | ||
| - | 書き込みなどの制御信号は CPLD で判定しているので、気になる人は CPLD の Verilog コードと VME インターフェースの説明をよんでください。 | ||
| - | VME バス規格自体の詳しい説明は避けます。 | ||
| - | いくつかの FPGA 制御信号とアドレス・データに絞って考えることにします。 | ||
| - | |||
| - | < | ||
| - | 多くの高エネルギー実験で VME 規格で作成したボードを使用しています。 | ||
| - | しかし、VME バスでは要求するデータ幅に対応出来ないことが多いので、今回のようにパラメータを変更する用途などに使用していることが多いようです。 | ||
| - | </ | ||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | ===== Read タイミング ===== | ||
| - | VME からしたら通信を行っている相手が FPGA ということは知りようがありません。 | ||
| - | FPGA/CPLD も含めて、一般にメモリに対する書き込みのタイミングを下図に示します。 | ||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | |||
| - | ===== Write タイミング ===== | ||
| - | ===== VME を用いた読み書き ===== | ||
