差分
このページの2つのバージョン間の差分を表示します。
testbench:introduction_to_verilog_hdl [2015/02/23 13:16] kyotoatlas Page name changed from introduction_to_verilog_hdl to testbench:introduction_to_verilog_hdl |
testbench:introduction_to_verilog_hdl [2019/02/15 09:07] |
||
---|---|---|---|
行 1: | 行 1: | ||
- | ====== Verilog HDL 入門 ====== | ||
- | Verilog の文法については入門書・各種サイトを参照してください。 | ||
- | ここでは、実際に ATLAS TGC グループで作成した PT6 ボードを「動かせる」ようになることを目指します。 | ||
- | 特に、C/ | ||
- | また、内容は個人的な理解に基づくもので、間違いを含む可能性があります。 | ||
- | |||
- | |||
- | - [[testbench: | ||
- | - [[testbench: | ||
- | - [[testbench: | ||
- | - [[: |