差分
このページの2つのバージョン間の差分を表示します。
| 両方とも前のリビジョン 前のリビジョン 次のリビジョン | 前のリビジョン | ||
|
npm [2015/10/03 02:58] kyotoatlas |
npm [2019/02/15 09:07] (現在) |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| + | =====Burst Stopper Module===== | ||
| + | * Burst とは | ||
| + | * ATLAS Run-1 において、muon system の広範囲に大量のhit が残るイベントがみられた。これらのhitは 実際の粒子ではなく、電気的ノイズが原因とみられるが、詳しい原因は未だ明らかになっていない。このようなevent を" | ||
| + | |||
| * Burst Stopper Module | * Burst Stopper Module | ||
| - | * Frimware | + | * Burst は連続で起こることがあり、その場合 数bunch に渡りトリガーを発行することになり 読み出しバッファの overflow を引き起こす。すると、ATLAS 全体のデータ取得を長時間止めてしまう。これを防ぐための module が Burst Stopper Module である。 |
| - | * link to SVN : RUL | + | |
| - | * Firmware on FPGA [[20151002.NPM_FPGA.pdf|PDF]] | + | * Burst Stopper Module の全体像 |
| + | * 上で述べたように、Burst Stopper Module の目的は「多数のチャンネルに同時に信号がきたとき、データ取得を（少しの間だけ）やめて読み出しバッファの overflow を防ぐ」ことである。つまり、Burst Stopper Module は各チャンネルに hit があったかどうかの情報を受け取り、それをあるロジックにしたがって処理して データ取得をやめる（VETO 信号を出す）かどうかの判断をする。また、説明中に現れる " | ||
| + | |||
| + | * Firmware | ||
| + | | ||
| + | * Firmware on FPGA （赤塚）: | ||
| + | |||
| + | * 回路図 | ||
| + | * {{:: | ||
| + | * レジスターリスト | ||
| + | |||
| + | * XILINXのページへの重要なリンク | ||
| + | * ライブラリー | ||
| + | * FIFO Generator : [[http:// | ||
| + | * ROM : [[http:// | ||
| + | * ... | ||
| + | |||
| + | * A.O.B | ||
| + | * Q. 回路図は、どのように参照する？ | ||
| + | * A. 回路図にはFPGA のどのpin が外部の何につながっているかが書かれている。FPGA のマニュアルを見ると、どんな信号を扱う仕様になっているかわかる。src ファイルにpin の名前とfirmware 内の信号の名前を対応させる情報があり、これら3つを参照することで回路のデザインを知ることができる。自分で作るときはこれらの割り当てが重要。 | ||
