

TILE Operation Mode Study

Takuto KUNIGO
8/1/2014
v0.01

Introduction

- Run-2 では TGC に対して EI/FI, TILE という 2 つの coincidence を課すことによって Fake Trigger を削減することを目指す
- $1.0 < |\eta| < 1.3$ の領域では TILE と EIL4 の両方の情報を用いることが出来るが、まだどう使うか詳しくは決まっていない

1. EI/FI filter for Run-2


2. TILE-EB filter

3. NSW filter for Run-3

今回
TILE DeadModule について
EI/FI CoincidenceWindow について


前回

TILE と EIL4 の Operation Mode
をどうするのが最も reasonable であるか
rate-reduction, efficiency の 2 つの観点から Study を行った





TILE DeadModule

TILE Dead Module

- TILE には Dead Module が出来うる（現状であるので今後の run でも出来ることを想定する）
- run 中に Dead Module が出来た際に、その Module を使用しない場合どれだけ rate-reduction が悪くなるのかを見積もる（efficiency は変わらない）

Estimation



TGC Sector

これらから rate-reduction が
どれだけ悪くなるかを想定すると

• A-side

$$1つ: - 85 * (96 - 2.6) / (48 + 48 * 2.6)$$

$$2つ: - 85 * (96 - 2.6 * 2) / (48 + 48 * 2.6)$$


• C-side

$$1つ: - 85 * (96 - 1) / (48 + 48 * 2.6)$$

$$2つ: - 85 * (96 - 1 * 2) / (48 + 48 * 2.6)$$

対応する Sector 数	A-side	C-side
1	1.3	0.49
2	2.6	0.98

efficiency, rate-reduction with TILE DeadModule



値はおおよそ想定通り

DeadModule が出来たのが C-side の場合 最大 1% 程度


DeadModule が出来たのが A-side の場合 最大 4% 程度

rate-reduction が悪くなる

EI/FI Coincidence Window

Check 状況

以前は簡単な EI との Coincidence 条件で Operation Mode の評価を行った。
最終的に Operation Mode の判断を下すためには最新の CoincidenceWindow で評価をし直す必要がある。
最新の CoincidenceWindow を 2つの方法で適用して、その結果が一致するようにして適切な Coincidence を適用出来ていることの Check を行いたい。



backup

Dead Module	A0	A1	A2	A3	A4	A5	A6	A7
TILE Threshold 500 MeV	18.0	20.1	19.0	16.9	16.7	18.7	19.7	17.7
TILE Threshold 600 MeV	15.2	17.4	16.3	14.1	13.9	15.9	17.0	14.9

Dead Module	A8	A9	A10	A11	A12	A13	A14	A15
TILE Threshold 500 MeV	17.5	19.4	18.9	16.9	16.9	16.9	18.6	16.8
TILE Threshold 600 MeV	14.7	16.7	16.1	14.1	14.1	14.1	15.9	14.0

Dead Module	A16	A17	A18	A19	A20	A21	A22	A23
TILE Threshold 500 MeV	16.8	18.6	18.7	16.9	16.8	18.9	20.1	18.0
TILE Threshold 600 MeV	14.0	15.9	16.0	14.1	14.0	16.1	17.4	15.2

Dead Module	A24	A25	A26	A27	A28	A29	A30	A31
TILE Threshold 500 MeV	17.6	20.0	19.2	16.8	16.7	18.3	19.2	16.8
TILE Threshold 600 MeV	14.9	17.3	16.5	14.0	13.9	15.6	16.4	14.0

Dead Module	A32	A33	A34	A35	A36	A37	A38	A39
TILE Threshold 500 MeV	17.7	19.9	18.9	16.8	16.7	18.4	19.3	17.6
	14.9	17.1	16.2	14.0	3.9	15.7	16.6	14.9

Dead Module	A40	A41	A42	A43	A44	A45	A46	A47
TILE Threshold 500 MeV	17.1	17.7	17.0	16.4	16.2	17.8	19.4	17.8
	14.3	14.9	14.2	13.5	13.4	15.1	16.6	15.0

Dead Module	A48	A49	A50	A51	A52	A53	A54	A55
TILE Threshold 500 MeV	17.6	19.3	17.9	16.2	16.3	16.9	17.8	17.2
TILE Threshold 600 MeV	14.8	16.5	15.2	13.4	13.5	14.1	15.0	14.4

Dead Module	A56	A57	A58	A59	A60	A61	A62	A63
TILE Threshold 500 MeV	17.6	19.4	18.7	16.9	16.6	18.4	19.1	17.3
TILE Threshold 600 MeV	14.8	16.7	15.9	14.1	13.8	15.7	16.4	14.5

Dead Module	C0	C1	C2	C3	C4	C5	C6	C7
TILE Threshold 500 MeV	16.6	16.8	16.9	16.4	16.4	17.0	17.0	16.4
TILE Threshold 600 MeV	13.7	14.1	14.1	13.6	13.4	14.1	14.2	13.5

Dead Module	C8	C9	C10	C11	C12	C13	C14	C15
TILE Threshold 500 MeV	16.4	16.9	17.0	16.5	16.3	16.7	16.6	16.3
TILE Threshold 600 MeV	13.7	14.2	14.3	13.7	13.5	13.8	13.9	13.5

Dead Module	C16	C17	C18	C19	C20	C21	C22	C23
TILE Threshold 500 MeV	16.3	16.6	16.7	16.5	16.4	16.9	16.9	16.4
TILE Threshold 600 MeV	13.5	13.8	14.1	13.7	13.6	14.1	14.0	13.4

Dead Module	C24	C25	C26	C27	C28	C29	C30	C31
TILE Threshold 500 MeV	16.2	16.9	16.9	16.3	16.2	16.9	16.8	16.3
TILE Threshold 600 MeV	13.6	14.1	14.1	13.6	13.6	14.1	14.0	13.5

Dead Module	C32	C33	C34	C35	C36	C37	C38	C39
TILE Threshold 500 MeV	16.4	16.8	16.8	16.4	16.3	16.9	16.7	16.3
TILE Threshold 600 MeV	13.5	14.0	14.1	13.6	13.5	14.2	14.0	13.5

Dead Module	C40	C41	C42	C43	C44	C45	C46	C47
TILE Threshold 500 MeV	16.1	16.2	16.3	16.1	16.0	16.5	16.7	16.3
TILE Threshold 600 MeV	13.3	13.4	13.3	13.2	13.3	13.8	14.0	13.5

Dead Module	C48	C49	C50	C51	C52	C53	C54	C55
TILE Threshold 500 MeV	16.4	16.7	16.5	16.2	16.0	16.3	16.3	16.1
	13.6	14.0	13.7	13.3	13.3	13.5	13.6	13.4

Dead Module	C56	C57	C58	C59	C60	C61	C62	C63
TILE Threshold 500 MeV	16.4	17.0	17.0	16.4	16.3	16.9	17.1	16.5
	13.6	14.2	14.1	13.6	13.6	14.1	14.2	13.7