====== ATLASトリガー回路開発用テストベンチ ======
==== 回路開発用テストベンチ @ 京大 160号室 ====
  * 配置・配線図
  * PT6 firmware

==== 回路開発用テストベンチ @KEK 南実験準備棟 ====
  * 配置・配線図_v03 {{kek_testbench_v03.numbers.zip|編集用(numbers)}} {{kek_testbench_v03.pdf|pdf}}
  * 各種ソフトウエア解説 [[testbench:kek_software]]
  * 写真 {{p001.jpg?50}} {{p002.jpg?50}} {{p003.jpg?50}}

==== Run-1 の TGC Sector-Logicに関する資料 ====
  * Verilog VHDLの内容の解析・解説
    * Main Logic (安定バージョン：0x11) [[https://svnweb.cern.ch/trac/muondaq/browser/TGCSLFirmware|SVN]] [[testbench:verilog_main_logic]]
    * Glink Monitor (Latest version：0x004) [[https://svnweb.cern.ch/trac/atlasusr/browser/hayakawa/verilog/GlinkMonitor|SVN]]
    * CPLD [[https://svnweb.cern.ch/trac/atlasusr/browser/hayakawa/verilog/CPLD|SVN]] (NoVersionブランチのものが使われている)

==== ソフトウエア：解説 ====
  * [[testbench:software_kek]]
  * [[testbench:software_kyoto]]

==== マニュアル ====
  * Symplify (Synopsys) [[testbench:simplify_installation]]
  * [[testbench:Introduction to Verilog HDL]]

====Zedboard manual====
  * [[testbench:Installation of Vivado]]
  * [[testbench:How to use Vivado]]  
  * [[testbench:How to use SDK]]
  * [[testbench:Examples]]