=====Burst Stopper Module=====
  * Burst とは
    * ATLAS Run-1 において、muon system の広範囲に大量のhit が残るイベントがみられた。これらのhitは 実際の粒子ではなく、電気的ノイズが原因とみられるが、詳しい原因は未だ明らかになっていない。このようなevent を"Burst" と呼ぶ。

  * Burst Stopper Module
    * Burst は連続で起こることがあり、その場合 数bunch に渡りトリガーを発行することになり 読み出しバッファの overflow を引き起こす。すると、ATLAS 全体のデータ取得を長時間止めてしまう。これを防ぐための module が Burst Stopper Module である。

  * Burst Stopper Module の全体像
    * 上で述べたように、Burst Stopper Module の目的は「多数のチャンネルに同時に信号がきたとき、データ取得を（少しの間だけ）やめて読み出しバッファの overflow を防ぐ」ことである。つまり、Burst Stopper Module は各チャンネルに hit があったかどうかの情報を受け取り、それをあるロジックにしたがって処理して データ取得をやめる（VETO 信号を出す）かどうかの判断をする。また、説明中に現れる "VME" の役割は、このロジックの内容に関わる変数を外部から書き込むことと、module 内で取った情報（例えば、何回VETO を出したか、等）を読み出すことである。これを頭に入れて読み進めると何をしようとしているかを見失わないで済むだろう。

  * Firmware
    * link to SVN : [[https://svnweb.cern.ch/trac/muondaq/browser/TGCNPMFirmware/trunk?order=name|URL]]
    * Firmware on FPGA （赤塚）: {{20151002.NPM_FPGA.pdf|PDF}}

  * 回路図
    * {{::回路or_module_20150323.pdf|PDF}}
  * レジスターリスト

  * XILINXのページへの重要なリンク
    * ライブラリー
      * FIFO Generator : [[http://www.xilinx.com/support/documentation/ip_documentation/fifo_generator/v12_0/pg057-fifo-generator.pdf|URL]]
      * ROM : [[http://www.xilinx.com/support/documentation/ip_documentation/dist_mem_gen/v8_0/pg063-dist-mem-gen.pdf|URL]]
      * ...

  * A.O.B
    * Q. 回路図は、どのように参照する？
    * A. 回路図にはFPGA のどのpin が外部の何につながっているかが書かれている。FPGA のマニュアルを見ると、どんな信号を扱う仕様になっているかわかる。src ファイルにpin の名前とfirmware 内の信号の名前を対応させる情報があり、これら3つを参照することで回路のデザインを知ることができる。自分で作るときはこれらの割り当てが重要。